FPGA/CPLD/|FPGA面试题
FPGA面试题
本文中内容发布在微信公众号：程序员开发者社区，欢迎关注
1 什么是Setup 和Holdup时间？
答： setip 建立时间 holdup 保持时间建立时间是指， 时钟边缘前，数据信号保持不变的的时间，保持时间 是指时钟跳变边缘数据信号数据信号保持不变的时间。
不满足建立时间和保持时间，DFF将得不到正确的采样数据， DFF D触发器将会出现mentablity 亚稳态的情况， 亚稳态是不确定的状态
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
2 什么是竞争与冒险现象？怎样判断？如何消除？
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
3用D触发器实现2倍分频的逻辑电路？
【FPGA/CPLD/|FPGA面试题】
module divide2( clk , clk_o, reset);
inputclk , reset;
outputclk_o;
wire in;
reg out ;
always @ ( posedge clk or p推荐阅读
- PMSJ寻平面设计师之现代(Hyundai）
- 杜月笙的口才
- Linux下面如何查看tomcat已经使用多少线程
- 皮夹克
- 解读《摩根集团》（1）
- 绘本与写作
- 麦田社群
- 面对苦难——如何化解
- 葱爷说股20190107
- 2018国考外交部面试演讲不再难——只需把握好三点