FPGA|DDR3控制器MIG调试总结
1.在调试K7 FPGA DDR3传输视频时，DDR3用的AXI接口操作，会出现DDR3内部数据错乱和收不到FDMA的last信号，经分析时因为板子设计缺陷，DDR3频率过高（Clock Period：800M）,需要改为400M。
2.MIG输入时钟有两个，一个事clk_ref,另一个是sys_clk
（1）clk_ref是用于调整延时用的，7系列必须是200M，400M可能会出问题；
（2）sys_clk是给MIG内部逻辑提供时钟用的（直接到连接到MIG内部锁相环），必须和配置界面里面的Input Clock Period保持一致，否则会报以下错误：
文章图片
【FPGA|DDR3控制器MIG调试总结】（3）配置过程中sys_clk选用400M，则Input Clock Period必须为400M。
推荐阅读
- FPGA|DDR3原理总结
- 嵌入式-外设|DDR3基础详解
- Navgation导航控制器的使用
- FPGA开发--Quartus|FPGA开发--Quartus II常见警告说明及解决方案
- S3C2440之LCD控制器详细二
- 灵动微代理ARM?Cortex?-M0的32位微控制器MM32F0020
- FPGA期末项目|FPGA期末项目 | 数字时钟
- S3C2410内置LCD控制器
- 游戏开发|基于cocos2d-x引擎的角色控制器
- 编写Spring MVC控制器的14个技巧