一、加法器
1. 半加器 半加器由一个与门（AND）和一个异或门（XOR）组成。
- “C0进位”输出引脚由与门输出：如果A、B都为1，则有进位；如果A、B其中有一个为0（或全为0），则没有进位。
- “S和”输出引脚由XOR异或门输出：如果A、B输入相同（都为0或都为1），则“S和”为0；如果A、B值不同，则“S和”输出为1。
| A | B | CO进位 | S和 |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
文章图片
2. 全加器 全加器：由两个半加器和一个或门组成
文章图片
3. 例举8位加法器 八位加法器可以由7个全加器和1个半加器串联组成。个位用一个半加器，他的“C0进位”输出引脚连接后一位全加器的“进位信号”，其余的后一位全加器的“进位信号V”输出引脚串联前一位全加器的“进位信号”输入引脚。
文章图片
【【随笔】加法器和乘法器】
二、乘法器 二进制下的乘法器因为只有0、1两个值，不需要像十进制的乘法器那样按位相乘之后还要看进位。二进制下，被乘数直接和乘数的第N位与，结果左移N位（例：和第0位与的结果左移0位，和第6位与的结果左移6位），结果相加，然后进入下一位进行下次循环即可。
文章图片
附注：只是一个随笔，过于简陋，请不要计较。
推荐阅读
- 忘记虚拟机中 ubuntu登录密码的解决办法
- Win10卸载原有CUDA+安装新CUDA+cudnn
- 补码为什么要“加一”
- C#读文件
- 计算机基础|Protocol Buffer 基础（Python 版）