Verilog刷题-4-Wire
题目描述
输入:in
输出:out
令输出信号和输入信号一致。
代码
module top_module( input in, output out );
assign out = in;
endmodule
结果
【Verilog刷题-4-Wire】
文章图片
文章图片
推荐阅读
- 刷题记录|【蓝桥必胜】试题 算法训练 kAc给糖果你吃-贪心排序
- LeetCode刷题笔记|LeetCode刷题笔记 - 反转字符串
- 2022年，程序员如何在面试前刷题，顺利入职大厂（）
- 考研刷题小程序云开发实战-基础知识储备（1）
- LeetCode刷题学习278（第一个错误的版本（使用二分查找解决01模型问题））
- 算法刷题笔记|牛客网 NC205084 牛牛爱字符串
- 贪心算法刷题
- 刷题|D - Count Triangles CodeForces - 1355C
- 刷题|C - Game With Array CodeForces - 1355D
- leetcode刷题|【leetcode每日刷题】35. Search Insert Position