锐客网

  1. 首页 > 睿知 > >

vhdl 代码分析,计数器vhdl代码

经验分享睿知

Help 分析在vHdl程序中(本例中5DOWNTO0表示read_addr，即读取地址，地址长度为6bit(5 ， 帮助解释下一段代码，详情关注本sub_out VHDL 代码 。use IEEE . STD _ logic _ 1164 . all；use IEEE . STD _ logic _ unsigned . all；use IEEE . STD _ logic _ arith . all；Entityfdivis定义一个名为fdivgeneric(N:integer:5)的实体；RateN，n为奇数端口(clkin:INstd _ logic；Clkin时钟输入数据类型为标准逻辑clkout:OUTstd_logicclkout输出数据类型为标准逻辑类型)；Endfdiv实体端架构定义结构，该结构的名称是asignalcnt1 。
1、谁懂得VHDL语言的,帮忙解释下一段 代码,如果有错的话帮忙改改library...【vhdl 代码分析,计数器vhdl代码】参考楼上 。程序意思是第一个过程中，clk被64分频(clk的频率被64分频) ， A是分频后的输出，注意你程序里的备注说的是32分频 ， 实际上你的程序是64分频 。第二个过程是指当A为1时，Q输出为255，当A为低时，Q输出为0 ， 之所以除以64 ， 是因为cnt每计数32个时钟周期 ， 输出反相，即a 。

    推荐阅读


    上一篇：为什么大蒜广受好评 这些功效了不得

    下一篇：自动分析仪的调试,网络分析仪调试教程