锐客网

  1. 首页 > it技术 > >

SI|2.高速PCB设计规范（一）

Mid loss的传输线仿真时使用的介电常数为Dk ~3.8，Df ~0.013(@1GHz)，对应的Low loss传输线Dk ~3.5，Df ~0.007(@1GHz)，Ultra Low loss传输线Dk ~3.4，Df ~0.004(@1GHz).
说明：
1.core和pp可能具有不同的Er值，假定PP的Er略高于core的Er；
2.使用不同厚度的core，Df和Er的值也会不同；
3.使用较低Dk值的材料时，可以增加线宽来满足阻抗要求，损耗也会稍微降低；
4.Sold mask的Dk=4.25，Df=0.025；
5.如果走线的实际长度小于PDG要求的最大值，则可以尝试使用较高损耗的板材，但是需要通过仿真验证。
铜的电导率 常规条件下，铜的电导率是5.0e7 S/m，温度和加工过程会改变同的电导率，需要考虑最差的情况来分析。
SI|2.高速PCB设计规范（一）
文章图片


铜的粗糙度 由于趋肤效应，在高频情况下 铜的表面粗糙度会影响插入损耗，在建模的时候尽量使用表面光滑的铜箔或仅仅适度粗糙：
对于微带线，建议使用标准铜箔STD，不建议使用最粗糙的铜箔，建模的时候使用非常粗糙的铜箔有可能会导致插损不满足要求。
对于带状线，使用RTF，VLP或者HVLP可以显著增加铜的粗糙度。
表面较粗糙的铜箔可能具有较高的插入损耗。
PCB阻抗公差和最大的插损 微带线阻抗公差一般控制在±15%，对于重要的高速信号线，需要控制在±10%，带状线一般控制在±10%。
对于Mid-loss高速差分带状走线，最大的插损（SDD21）是0.65dB/inch @4GHz和1.16 dB/inch @8GHz。微带线最大插损（SDD21）是0.69dB/inch @4GHz和1.27 dB/inch @8GHz。
对于Low-loss高速差分带状走线，最大的插损（SDD21）是0.5dB/inch @4GHz和0.85 dB/inch @8GHz。微带线最大插损（SDD21）是0.58dB/inch @4GHz和1.05 dB/inch @8GHz。
对于Ultra-Low-loss高速差分带状走线，最大的插损（SDD21）是0.35dB/inch @4GHz和0.58 dB/inch @8GHz，0.96dB/inch @16GHz，不推荐走微带线。
当走线末端匹配负载，插损就是SDD21，实际上，如果走线并不是50Ohm，而使用的S参数参考阻抗是单端50Ohm，差分100Ohm，那么插损就不等于SDD21，在这种情况下，必须保证足够长的走线满足以上所说的损耗条件。
对于设计者来说，一定要保证在大批量生产的时候PCB每inch的损耗一定要满足设计要求，这可能需要，也可能不需要，需要保留一些保护带（guard-band），该保护带取决于测量的测试科邦数量、它们的阻抗以及与所使用的测量技术相关的预期误差。一定要和板厂确认，以确定合格 PCB 的适当保护带（或不需要保护带），以确保在 大批量生产期间满足设计的损耗值。

PCB材料的选择 首先已知PCB的整体损耗要求，那么究竟可以走多长的线取决于PCB的损耗表现，比如说，如果在@16GHz频点，损耗要求不超过10dB，如果材料插损为1dB/inch，则可以走10inch的线，如果材料插损为0.5dB/inch，则可以走20inch的线。但是需要注意，每个平台的损耗要求差异很大，因为受过孔残桩、连接器和线缆、串扰等的影响，需要进行信号完整性分析和布线研究来确定 PCB 损耗目标，然后将其用于 PCB 材料选择。
还应注意的是，PCB 损耗性能 还和叠层有关。 通常，对于相同的 PCB 材料，更厚的core/pp会导致更低的损耗。
SI|2.高速PCB设计规范（一）
文章图片


【SI|2.高速PCB设计规范（一）】可以按照如下流程决定PCB的损耗目标，选择合适的PCB材料。

SI|2.高速PCB设计规范（一）
文章图片


对于Archer City，PCB损耗要小于等于0.96dB/inch @16GHz，Vulcan City则是小于等于1.12dB/inch @16GHz，Vulcan City Riser卡要小于等于0.62dB/inch @16GHz。
SI|2.高速PCB设计规范（一）
文章图片




    推荐阅读


    上一篇：原创|python常见的面试题，看你都掌握了吗

    下一篇：JS中forEach赋值值得注意的地方