作者介绍：友友们好我是乱披风锤，大二学生党一枚
作者主页：乱披风锤的个人博客主页.乱披风锤
我和友友们一样喜欢编辑，天天敲代码，沉迷学习，日渐消瘦。很荣幸能向大家分享我的所学，和大家一起进步。如果文章有错误，欢迎在评论区指正。那么开始今天的学习吧！
支持我：点赞+收藏??+留言
微机笔记（一）
【微机|微机笔记1】
冯诺依曼结构：运算器、控制器、内存储器、输入设备、输出设备
CPU=运算器（ALU）＋控制器 电脑三大件：1、主机2、显示器3、键鼠
主机三大件：1、CPU 2、主板3、内存储器
文章图片
ENIAC的特点：
1、采用十进制；2、没有存储器3、每秒5000次的加减预算
诺依曼结构特点:串行顺序处理机制
1、采用二进制采2、用程序存储方式
CPU的寻址范围 = 2^n， n-地址线根数
1 bit=1个二进制位、1 Byte=8 bit、1 Word=2 Byte
字长是微处理器一次可以直接处理的二进制数码的位数，它通常取决于微处理器内部通用寄存器的位数和数据总线的宽度。
MIPS
MIPS是用来表示微处理器的性能，意思是每秒钟能执行多少百万条指令
由于执行不同类型的指令所需时间长度不同，所以MIPS通常是根据不同指令出现的频度乘上不同的系数求得的统计平均值
指令执行过程 包含三个基本阶段：取指、译码、执行
硬件组成
运算器：进行加减乘除以及逻辑运算，也称算术逻辑部件（ALU）
控制器：硬件系统的指挥和控制中心，其产生控制信号的依据是指令
存储器：存放数据和程序，分为内存储器（ROM和RAM）和外存储器（主要有硬盘、软盘、U盘和光盘）
输入设备：通过接口将程序和数据输入到存储器，主要有键盘和鼠标
输出设备：显示或打印程序运行结果，主要有显示器和打印机
体系结构
1、由3组总线将硬件系统的5个组成部分有机的连在一起，形成一个统一的整体
数据总线：双向传输数据，通常与CPU位数相对应。传输的数据可为数值、指令代码、状态或控制信息
地址总线：一般是单向传输地址，其位数决定CPU可以直接寻址的内存范围
控制总线：传输控制信号和状态信号，既有CPU送往存储器和输入/输出接口电路的控制信号，也有其他部件送到CPU的状态信号
2、外存储器和输入/输出设备统称为外部设备，需要通过I/O接口和CPU相连，并对I/O接口中的寄存器统一编址
第二章 16位和32位微处理器
8个通用寄存器
AX称为累加器、使用频度最高，用于算术、逻辑运算以及与外设传送信息等。
BX称为基址寄存器、常用做存放地址的偏移地址，在间接寻址中用于存放基地址
CX称为计数器作为循环和串操作等指令中的计数器，存放循环次数或重复次数
DX称为数据寄存器常用来存放双字长数据的高16位，或在间接寻址的I/O指令中存放I/O端口地址。
SP为堆栈指针寄存器,指示堆栈段栈顶的位置（偏移地址）
BP为基址指针寄存器，表示数据在堆栈段中的基地址
SI是源地址寄存器:指向源数据所在单元；
DI是目的地址寄存器:可与SI/ESI配合使用，指向目的数据所在单元；
段寄存器
代码段CS：用于存放当前正在运行的程序。
数据段DS：用于存放程序中用到的数据（如数值、字符、地址）。
堆栈段SS：是内存中开辟的专用存储区
附加段ES：是附加的数据，在串操作指令中用于存放目的操作数。
32位微处理器：增加了FS和GS两个附加段寄存器，均用于指出附加的数据段。
文章图片
物理地址是由段地址左移4位+偏移地址来生成
物理地址可用以下公式：
启动分页机制：物理地址=页基址+页内偏移量
= 2^32 *页码+页内偏移量
8086CPU内部结构
1、总线接口单元BIU—负责与存储器、I/O端口传送数据
2、执行单元EU—负责指令的执行
1、总线接口部件BIU组成
① 4个16位段地址寄存器
② 16位的指令指针寄存器IP
③ 20位的地址加法器
④ 6字节的指令队列缓冲器
2、执行部件EU组成
4个通用寄存器
4个专用寄存器
标志寄存器，算术逻辑部件
EU与BIU的关系
指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而
1、提高了CPU的效率；
2、降低了对存储器存取速度的要求
BIU功能实现的具体动作：
1、取指2、执行中访存3、I/O接口通信
EU功能实现具体动作：
1、取指令代码 2、译码 3、在ALU中完成数据的运算4、 运算结果的特征保存在标志寄存器FLAGS中
文章图片
文章图片
80386的逻辑结构
EU与BIU的关系
指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而
1、提高了CPU的效率；
2、降低了对存储器存取速度的要求
BIU功能实现的具体动作：
1、取指2、执行中访存3、I/O接口通信
EU功能实现具体动作：
1、取指令代码 2、译码 3、在ALU中完成数据的运算4、 运算结果的特征保存在标志寄存器FLAGS中
文章图片
Pentium微处理器
Pentium微处理器是一种最先进的32位微处理器。它与DOS，Windows, OS/2和UNIX基础上的应用软件兼容。
1、有两组算术逻辑单元(ALU)、两条流水线、能同时执行两条指令；
2、并且把数据cache(高速缓冲存储器)和代码cache分开；不仅提高了总线的速度；还将数据总线增加到64条；
3、流水浮点部件提供了工作站的特性。因此它几乎具有两台80X86的功能。
Pentium的原理结构
包括12个主要部件，核心部件是两个流水线执行部件和浮点处理部件
总线接口部件 U流水线和V流水线
数据Cache 代码Cache
指令预取部件 指令译码器
控制ROM 分支目标缓冲器BTB
控制部件 浮点处理单元FPU
分段部件和分页部件
寄存器组
文章图片
Pentium的主要部件
一、总线接口部件
64位数据线、32位地址线、控制总线
功能
① 地址驱动和传输：A31A3、BE7#BE0#② 数据驱动：D63~D0③ 数据总线宽度控制(8,16,32,64位通过控制信号实现总线宽度控制)④ 数据缓冲⑤ 总线操作的控制功能(数据传输,成组传输,中断,复位,DMA操作等)⑥ 奇/偶校验告示功能⑦ Cache操作控制(片内和片外Cache一致性)
U流水线和V流水线，独立运行
二、代码Cache和数据Cache(高速缓存可读写RAM)
1、两者分开，减少冲突，提高数据存取命中率
2、两者分别配置专用的TLB（转换检测缓冲器），将线性地址转换为高速缓存的物理地址
三、指令预取部件IPU、指令译码器IDU、控制ROM和分支目标缓冲器BTB
1、IPU每次预取两条指令
2、复杂指令需要控制ROM的转换(转换为微程序)
四、控制部件(控制流水线和FPU的正常运行)
五、浮点处理部件(FPU)
1、FPU按流水线机制执行指令（8级）
2、是U流水线的补充
3、浮点运算指令的前4级在U流水线中执行
4、常用浮点指令采用专门的硬件电路实现
5、支持32位、64位、80位精度
六、分段部件和分页部件
1、片内二级存储管理
2、分段将逻辑地址转换为物理地址
3、分页将线性地址转换为物理地址
文章图片
先进的体系结构
1、外部数据总线为64位2、设置片内代码cache和数据cache 3、两条指令流水线并行执行4、片内集成FPU（浮点运算器）,是U流水线的补充,采用硬件实现浮点运算5、采用分段和分页两级存储管理机制6、增强了信息传输准确性的检测能力和机器异常事件的处理能力.
CISC和RISC相结合的技术
结合——大多数指令采用简化指令，但仍保留一部分复杂指令并用硬件实现
超标量流水线技术
超标量
一个处理器中有多条指令流水线
Pentium中
1、以并行方式在U、V两条流水线上同时执行两条指令
2、U、V两条流水线，U—所有整数运算，V—简单整数运算和数据交换指令
3、每条流水线均含有独立的ALU、一系列寄存器、地址生成电路、连接数据Cache的接口
先进的分支预测技术
1、结论：分支转移指令的转移目标地址是可以预测的，依据就是前一次的转移目标地址和历史状态2、BTB 3、进一步提高性能——双向分支预测：1）芯片内部配置了两个预取缓冲存储器2）一个按照BTB预测结果预取指令，并在预取指令时，在BTB中建立一个登记项
3）另一个以预测排除的方向预取指令
指令流水线的组成部件有哪些？每条指令流水线分为哪几级？
指令流水线由以下四个部件组成：
总线接口部件（读取指令和存取数据）、
指令预取部件（总线空闲时从存储器读取指令放入指令预取队列）、
指令译码部件（指令译码，送入译码指令队列）、
执行部件（控制两条流水线的运行）
Pentium的一条指令流水线
5级：指令预取级PF、首次译码级D1、二次译码D2、执行级EX、回写级WB
描述符表
三种
全局描述符表GDT
局部描述符表LDT
中断描述符表IDT
每个描述符对应一个存储段,一个系统中
1、GDT和IDT是面向系统中所有任务的，是全局性的，都只能有一个，每个任务一个LDT(多任务)2、IDT和每个LDT本身也各对应一个存储段3、LDT的描述符在GDT中
