【verilog中case,casex,casez的作用(自我总结)】case:就是常规的语句所有情况都要考虑。
casez:这个语句下对被判断语句中的z不关心，只考虑除z以外的值。
casex:在这个情况下，被判断语句中的z和不稳态都是不考虑的，只需要考虑0和1。
例如：在4’b0010和4’b0011想要把从右到左第一次1的位置标出来，就可以用casez ,写成zzz1这样就表示第一位，zz1z就表示第二位这样类推。
推荐阅读
- 晶振|SiT3807（高性能单端压控振荡器VCXO）
- FPGA|基于FPGA的VGA协议实现
- FPGA|基于FPGA的ds18b20温度传感器使用
- 基础知识|【FPGA基础篇】底层结构组成
- VerilogHDL|FPGA 内部详细架构
- XILINX FPGA底层硬件资源
- FPGA|FPGA基础学习(7) -- 内部结构之CLB
- 开源项目（FPGA双目测距|FPGA开源项目：双目测距（三）之FPGA算法实现以及Modelsim仿真）
- FPGA|quartus 时序约束分析1----乘法器