本文内容：在 Quartus 中使用 tcl 文件快速配置管脚，以及导出已经配置好的管脚【Quartus 使用 tcl 文件快速配置管脚】
目录
- 一、tcl 文件导入管脚配置
- 二、导出配置好的 tcl 管脚文件
一、tcl 文件导入管脚配置
- 随便使用一个编辑器，新建并打开一个 tcl 文件，最好是新建一个 tcl 文件夹，用来保存 tcl 文件
文章图片
- 配置管脚的基本语法如下，比如配置 clk 时钟信号的管脚
set_location_assignment PIN_E1 -to clk - 格式如下：
set_location_assignment 管脚名 -to 信号名 - 在 tcl 文件中直接按这种格式写，即可，如下：
文章图片
- 保存完毕后，在 Quartus 中点击【Tools】→【Tcl Scrips…】
文章图片
- 点击【Add to Project…】添加刚刚的 tcl 文件
文章图片
- 选中 tcl 文件，再点击【Run】即可
文章图片
- 配置完成
文章图片
- 点击【Pin Planner】打开管脚配置，可以看到已经配置完了
文章图片
- 打开【Pin Planner】，点击【File】→【Export…】
文章图片
- 默认导出的是 csv 文件，改成 tcl 文件即可
文章图片
- 导出好的管脚配置文件 tcl 可以留待以后做其它项目的时候直接导入该文件，不过前提是信号名需要一致
推荐阅读
- 简单接口开发|Verilog实现IIC协议读写EEPROM
- i2c|用verilog 实现的 i2c控制模块
- FPGA|FPGA实验记录五（I2C读取AHT10温湿度传感器）
- FPGA|FPGA实验记录四（基于FPGA的VGA协议实现）
- FPGA|FPGA基础协议二（I2C读写E2PROM）
- FPGA|FPGA图像处理（一）（边缘检测）
- FPGA|【FPGA】UART串口通信
- FPGA自学|FPGA的I2C的原理及应用（含有源码）
- FPGA|【FPGA】UART串口通信---基于FIFO