文章图片
“通过检查得出方程”是什么意思？
One-hot 状态机编码保证恰好有一个状态位为 1。这意味着可以通过仅检查一个状态位而不是所有状态位来确定状态机是否处于特定状态。通过检查状态转换图中每个状态的输入边，这导致了状态转换的简单逻辑方程。
比如上面的状态机中，状态机如何才能达到状态A？它必须使用两个传入边之一：“当前处于状态 A 且 in=0”或“当前处于状态 C 且 in = 0”。由于 one-hot 编码，用于测试“当前处于状态 A”的逻辑方程只是状态 A 的状态位。这导致状态位 A 的下一个状态的最终逻辑方程：next_state[0] =状态[0]&(~in) |状态[2]&(~in)。 one-hot 编码保证一次最多有一个子句（乘积项）是“活动的”，因此这些子句可以被 ORed 在一起。
当练习要求“通过检查”获得状态转移方程时，请使用此特定方法。法官将使用非单热输入进行测试，以确保您的逻辑方程遵循此方法，而不是对状态位的非法（非单热）组合执行其他操作（例如重置 FSM）。
【verilog|Fsm3onehot】虽然知道这个算法对于 RTL 级设计（逻辑合成器处理这个）不是必需的，但它说明了为什么 one-hot FSM 通常具有更简单的逻辑（以更多的状态位存储为代价），并且这个主题经常显示参加数字逻辑课程的考试。
module top_module(
input in,
input [3:0] state,
output [3:0] next_state,
output out);
//parameter A=0, B=1, C=2, D=3;
// State transition logic: Derive an equation for each state flip-flop.
assign next_state[A] = state[A]&~in | state[C]&~in ;
assign next_state[B] = state[B]&in | state[D]&in | state[A]∈
assign next_state[C] = state[B]&~in | state[D]&~in;
assign next_state[D] = state[C]∈
// Output logic:
assign out = (state[D] == 1'b1);
endmodule推荐阅读
- verilog|verilog实现1101序列检测器
- 笔记|Verilog 语法task和function不可以使用initial和always
- Verilog|Verilog task 任务
- Verilog|Verilog语法（task or function）
- Verilog|Verilog学习心得之三-----task与function的区别
- verilog|Verilog function 函数
- Xilinx|Xilinx RTL编码指南(一)
- Verilog|（127）Verilog HDL（设计一个优先编码器之Always case2）
- Verilog|（128）Verilog HDL（设计一个优先编码器之Always casez）