FPGA状态机实现序列检测 FPGA状态机实现序列检测

module reg1
(
input rst,
input clk,
input in,
output reg out0

);

parameter S0=5'b00000;
parameter S1=5'b00001;
parameter S2=5'b00010;
parameter S3=5'b00100;
parameter S4=5'b01000;
parameter S5=5'b10000;
reg [5:0]current_state;
reg [5:0]next_state;
always@(posedge clk or negedge rst)
begin
if(~rst)
current_state<=S0;
else
current_state<=next_state;
end
always@(*)
begin
next_state=S0;
case(current_state)
S0:if(in==1)
next_state=S1;
else
next_state=S0;
S1:if(in==0)
next_state=S2;
else
next_state=S1;
S2:if(in==0)
next_state=S3;
else
next_state=S1;
S3:if(in==1)
next_state=S4;
else
next_state=S0;
S4:if(in==0)
next_state=S5;
else
next_state=S1;
S5:if(in==0)
next_state=S3;
else
next_state=S1;

default:next_state=S0;
endcase
end
always@(posedge clk or negedge rst)
begin
if(~rst)
out0<=1'b0;
else
case(next_state)
S0:
out0<=1'b0;
S1:
out0<=1'b0;
S2:
out0<=1'b0;
S3:
out0<=1'b0;
S4:
out0<=1'b0;
S5:
out0<=1'b1;
default:;
endcase
end
endmodule

//测试
`timescale 1ns/1ns
module reg1text();
reg clk;
reg rst;
reg in;
initial
begin
rst=0;
#100 rst=1;
#10000 $stop;
end
initial
begin
clk=0;
end
always #5 clk<=~clk;
always@(posedge clk or negedge rst)
begin
if(~rst)
in<=0;
else
in<={$random}%2;
end
reg1
reg1_inst
(
.clk(clk),
.rst(rst),
.in(in),
.out0()
);
【FPGA状态机实现序列检测】endmodule

FPGA状态机实现序列检测

推荐阅读

永嘉风光永嘉哪里好玩

劳动是意思相近的词吗快乐是意思相近的词语吗

没开封茶叶会不会过期

迷你世界手机版怎么去竹桃林桃林地形码迷你世界分享

画图工具怎么手绘一款简笔画蛋糕？画图工具手绘简笔画蛋糕的方法

win10epic遭遇了网络连接问题解决方法

荷包蛋面条怎么做荷包蛋面条怎么做视频

4s店样品车可以买吗现在 4s店样品车可以买吗

汽车新四化是什么谈谈汽车新四化

聪明的梅花鹿告诉了我们什么道理一只梅花鹿告诉我们什么道理

周公解梦梦见骨灰盒是什么意思梦见骨灰盒好不好

皮肤瘙痒冷敷多久最好

毛衣可以和其他衣服一起用洗衣机洗吗

十一岁的男孩怎么教育

win101909声卡没声音解决方法

3dmax怎么做雪景关于3DMAX制作雪景的详细操作

品牌规划的流程

手机里库乐队删了怎么办手机库乐队没了怎么办

准备从事棋牌游戏人员必读

审议不通过怎么写会议纪要如何写会议纪要