【HDLbits|Circuits--Sequential Logic--Latches and Flip-Flops--Edgedetect2】网址：https://hdlbits.01xz.net/wiki/Edgedetect2
module top_module (
input clk,
input [7:0] in,
output [7:0] anyedge
);
reg [7:0] r_in;
always@(posedge clk)
begin
r_in = in;
end
always@(posedge clk)
begin
anyedge = in ^ r_in;
endendmodule推荐阅读
- HDLbits|Circuits--Sequential Logic--Latches and Flip-Flops--Exams/2014 q4a
- FPGA|基于FPGA（多目标运动检测（手把手教学①））
- 服务器|【SOC】经典输出hello world
- Verilog|if-else（if判断语句和执行语句之间相差1个时钟周期吗（并行执行吗？有优先级吗？））
- FPGA|Xilinx FPGA 使用Microblaze实现串口命令行
- #|【数字IC】深入浅出理解AXI协议
- verilog中case,casex,casez的作用(自我总结)
- verilog学习心得之九 -- case、casez与casex的区别
- verilog|Verilog 四层电梯设计